Apus开发板——从硬件构架开始学习Zynq

（1）FPGA是软硬件开发中门槛最高的行业之一，FPGA采用Verilog或VHDL(硬件描述语言)直接从最底层开发算法，对工程师的要求极高，没有很好的方法，入门很难；

（2）5G的发展，深度学习，自动无人驾驶的兴起，传统纯软件处理方式已经不能满足实时性要求，而FPGA的并行加速能力，是必然选择；

（3）FPGA属于半导体行业无法缺少的一块，而国内半导体正处在蓬勃的发展阶段，各类高科技公司需求旺盛；

（4）相比与其他工程师岗位，FPGA工程师待遇普遍不错，有经验的工程师更是供不应求，经验丰富的高级FPGA工程师更是千金难求。

（1）为更多对FPGA感兴趣的人提供学习FPGA的机会

（2）帮助学生系统学习FPGA，积累项目经验，了解FPGA行业

（3）帮助想入行或转行FPGA的学生或电子工程师掌握FPGA必备技能

（1）手把手实战开发：让您真正掌握主流FPGA器件开发；

（2）如果您是在校大学生或者是有一定语言基础的初级工程师，Apus开发板及配套课程将会从0到1带您系统性的学习FPGA。

（3）如果您从事硬件或基础编程多年，待遇增长遇到瓶颈，那Apus开发板及配套课程将会助您抓住中国半导体发展的黄金十年。

（4）如果您是传统MCU和嵌入式开发，FPGA类项目让你无所是从，Apus开发板及配套课程将会让您深刻理解FPGA，助您在团队中发挥无可替代的作用。

（5）这款开发板及配套课程，我们强烈建议0-3年经验，对FPGA还不是很了解，想入行/转行成为一名FPGA工程师的在校大学生、电子工程师等从业者必须要学习的这门课程。

众筹板卡套餐包含FPGA开发板+视频课程+项目实践。提供FPGA的硬件基础、入门教程和进阶项目的视频课程，并提供大量可直接应用于工程的源代码。

（1）众筹板卡包含内容

FPGA开发板相关介绍

APUS 开发板是 MYMINIEYE 基于多年在 FPGA 领域开发经验，及多个业务场景的应用特点，在2019年开发的一套FPGA开发套件，APUS 开发板采用 Zynq7000 的解决方案（xc7z030ffg676-2）。 Zynq 7030 内置双核 ARM CortexA9  和可编程逻辑（等效于 K7 系列 FPGA）的 SOC 解决方案。2020年板卡硬件做了调整，将板卡功能做了一次升级。板卡外设资源如下图。

板卡外设接口示意图：

升级版APUS开发板亮点：

1、 核心板扩展IO增加，可支持更多功能接口，使用更加方便

2、 板载8 GB EMMC，速度快，性能稳定

3、 增加1GB DDR3，更大的存储容量

4、 板载jtag模块，无需使用额外的下载器

5、 新增27MHz板上晶振（PL），满足更复杂的设计

6、扩展IO规整，可直接外接更多的模块

（2）对比示意图

产品参数对比：

板框尺寸：

（1）配套视频课程介绍：

①魔鬼训练学习：在学习过程中会对FPGA基础知识覆盖式扫盲 、Verilog HDL语法深度讲解；

②手把手实战开发：让您真正掌握主流FPGA器件开发；

③彻底掌握：HDMI输出实验、FPGA片上存储、FPGA下板调试、HDMI输入实验、时序分析与实操、Vivado封装自定义IP、Zynq PS与PL综合实验等等；

④种常用技巧应用难点分析：时序基础、时序约束、乒乓、流水线、速度面积、CDC问题；

⑤深入讲解： FPGA硬件架构及开发调试工具

①40+节系统知识扫盲，涵盖6大知识点：  FPGA底层硬件、Verilog语法、ZYNQ裸机、ZYNQ linux搭建、项目实战；

②FPGA硬件架构讲解，轻松掌握各类FPGA入门： Xilinx ZYNQ； 

③开发调试工具深入讲解： Vivado、Modelsim、Xilin SDK； 

④常用技巧应用难点分析：时序基础、时序约束、乒乓、流水线、速度面积等；

⑤10余节FPGA硬件基础课程，从代码及底层硬件映射深入讲解：Slice、Distribute Ram 、Storage Elements、Shift Registers、Multiplexers、Carry Logic、Clock、Block RAM、IOB（IO Delay）；

⑥HDMI输出实验、FPGA片上存储、FPGA下板调试、HDMI输入实验、时序分析与实操、Vivado封装自定义IP、Zynq PS与PL综合实验等FPGA必备技能教程；

⑦1000页+ 原厂手册深入解读；

课程资料内容参照前面提到的课程内容，每个课程的资料中会包含工程源码，参考文档，课程文档，工具等内容；

  (1) Apus开发板配套FPGA课程

  (2) 丰富的视频课程和可直接应用于工程的开源代码

  (3) 专家团队答疑互动

  (4) 众筹之后，如何发货？

预计众筹结束后1星期内发货，具体时间留意众筹交流群的信息

Mill：近10年FPGA开发经验，2015年前服务于某医疗器械厂商，从事核医学、CT等大型医疗器械底层通信协议开发，后加入某FPGA原厂任FAE，对外支持医疗和通讯市场大客户；2016年联合创立MYMINIEYE（深圳市我是你的眼科技有限公司）品牌，带领团队从事无线基带开发。在技术层面熟悉TCP/UDP，Serdes，PCIE等有线高速协议的开发，熟悉FPGA数字信号的处理及定点，LDPC编解码，DVB-T2等各类无线通信。

Nill：拥有8年的FPGA开发经验，曾参与过视频拼接处理，工业摄像头，无线通信宽带传输等大型项目的开发；使用过多家厂商的FPGA；对DDR，ZYNQ SOC系统，AD936x系列射频芯片有深入理解。